英特爾的Bohr認為，全球第一個32納米的Westmere處理器將在其俄勒岡州的Hillsboro的DID工廠內進行量產。

        在英特爾的發展論壇IDF開會之前(2009,9月底) 出貨32納米處理器樣品給客戶進行測試，預示32納米處理器已經進入量產前的驗證階段，并表示Q4全球第一家工廠將產生其銷售額。

        Bohr表示，在DID工廠進行量產之后在Hillsboro的DIC廠在Q4也進行量產，緊接著在亞利桑那州的Chandler的Fab 32及新墨西哥州的Rio Rancho廠進行大量生產，并承諾將化費總計為70億美元來支持改造升級現有的工廠進行32納米處理器的量產。

        有關32納米處理器的細節，包括準確的驅動電流測量，在PMOS的引變結構中鍺的加入及其它關鍵等將在12月7-9日于巴爾的摩的英特爾IEDM會上提出討論。

        Bohr同樣談到在CPU與SoC處理器間的差距正在縮小，在45納米節點時，SoC工藝相比于CPU落后1年，而到32納米時僅只有6個月。英特爾希望未來把這個差距縮短至3個月。

        英特爾此次釆用縮小間距0,7倍到112.5納米，即一個接觸點的中心到下一個中心的間距來測量。而替代過去依面積或者其上晶體管的尺寸來比較。今后的每個節點都必須引進新技術及新的材料。如在90及65納米時功能的提高主要依賴引変硅技術的導入，而到45及32納米時依賴于高k及金屬柵。

        在源漏結構中首次引入柵電流增大的方法，如在PMOS中的SiGe，然后把多晶硅柵付蝕掉，并用金屬柵來替代。此種多晶硅柵被付蝕掉的作用可以看作如同在PMOS晶體管中的溝道更加被壓縮一樣，使得PMOS的驅動電流與NMOS功能相接近。

        Bohr認為顯然過于太強的引変層實際上會導致溝道晶格中的缺陷密度增加，所以不能把引變硅的勢能完全耗盡。其主要的結果是縮小PMOS及NMOS的功能差異，另一個目的將在英特爾的IEDM會上討論。

        在32納米處理器制造中，英特爾首次使用193nm浸入式光刻機。Bohr認為浸入式光刻技術在下一代22納米處理器時同樣會使用。至于談到是否 EUV光刻將用在15納米使用時，Bohr回答EUV技術可能尚未準備好，至少在15納米開初的試生產中。它補充道英特爾正努力延伸193nm浸入式光刻技術至15納米工藝中。